Analog
VREFBUF 0x40010030
30 rejestrów/klastrów w tym peryferium.
VREFBUF control and status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: VRR Bit 2: VRS Bit 1: HIZ Bit 0: ENVR 0
Bit Szer. Pole Dostęp Opis
0 1 ENVR `rw` Voltage reference buffer mode enable This bit is used to enable the voltage reference buffer mode. 1 1 HIZ `rw` High impedance mode This bit controls the analog switch to connect or not the VREF+ pin. Refer to for the mode descriptions depending on ENVR bit configuration. 2 1 VRS `rw` Voltage reference scale This bit selects the value generated by the voltage reference buffer. 3 1 VRR `ro` Voltage reference buffer ready
Rejestr: CCR 0x40010034
rw
VREFBUF calibration control register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: TRIM Bit 4: TRIM 4 Bit 3: TRIM Bit 2: TRIM Bit 1: TRIM Bit 0: TRIM 0
Bit Szer. Pole Dostęp Opis
0–5 6 TRIM `rw` Trimming code These bits are automatically initialized after reset with the trimming value stored in the Flash memory during the production test. Writing into these bits allows the tuning of the internal reference buffer voltage.
Rejestr: ITLINE0 0x40010080
ro
interrupt line 0 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: WWDG: 0
Bit Szer. Pole Dostęp Opis
0 1 WWDG: — Window watchdog interrupt pending flag
Rejestr: ITLINE2 0x40010088
ro
interrupt line 2 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: RTC: Bit 0: TAMP: 0
Bit Szer. Pole Dostęp Opis
0 1 TAMP: — TAMP 1 1 RTC: — RTC
Rejestr: ITLINE3 0x4001008C
ro
interrupt line 3 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: FLASH_ECC: Bit 0: FLASH_ITF: 0
Bit Szer. Pole Dostęp Opis
0 1 FLASH_ITF: — FLASH_ITF 1 1 FLASH_ECC: — FLASH_ECC
Rejestr: ITLINE4 0x40010090
ro
interrupt line 4 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: RCC: 0
Bit Szer. Pole Dostęp Opis
0 1 RCC: — RCC
Rejestr: ITLINE5 0x40010094
ro
interrupt line 5 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: EXTI1: Bit 0: EXTI0: 0
Bit Szer. Pole Dostęp Opis
0 1 EXTI0: — EXTI0 1 1 EXTI1: — EXTI1
Rejestr: ITLINE6 0x40010098
ro
interrupt line 6 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: EXTI3: Bit 0: EXTI2: 0
Bit Szer. Pole Dostęp Opis
0 1 EXTI2: — EXTI2 1 1 EXTI3: — EXTI3
Rejestr: ITLINE7 0x4001009C
ro
interrupt line 7 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: EXTI15: Bit 10: EXTI14: Bit 9: EXTI13: Bit 8: EXTI12: 8 Bit 7: EXTI11: Bit 6: EXTI10: Bit 5: EXTI9: Bit 4: EXTI8: 4 Bit 3: EXTI7: Bit 2: EXTI6: Bit 1: EXTI5: Bit 0: EXTI4: 0
Bit Szer. Pole Dostęp Opis
0 1 EXTI4: — EXTI4 1 1 EXTI5: — EXTI5 2 1 EXTI6: — EXTI6 3 1 EXTI7: — EXTI7 4 1 EXTI8: — EXTI8 5 1 EXTI9: — EXTI9 6 1 EXTI10: — EXTI10 7 1 EXTI11: — EXTI11 8 1 EXTI12: — EXTI12 9 1 EXTI13: — EXTI13 10 1 EXTI14: — EXTI14 11 1 EXTI15: — EXTI15
Rejestr: ITLINE8 0x400100A0
ro
interrupt line 8 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: USB: Bit 1: zarezerwowany Bit 0: zarezerwowany 0
Bit Szer. Pole Dostęp Opis
2 1 USB: — USB
Rejestr: ITLINE9 0x400100A4
ro
interrupt line 9 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: DMA1_CH1: 0
Bit Szer. Pole Dostęp Opis
0 1 DMA1_CH1: — DMA1_CH1
Rejestr: ITLINE10 0x400100A8
ro
interrupt line 10 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: DMA1_CH3: Bit 0: DMA1_CH2: 0
Bit Szer. Pole Dostęp Opis
0 1 DMA1_CH2: — DMA1_CH1 1 1 DMA1_CH3: — DMA1_CH3
Rejestr: ITLINE11 0x400100AC
ro
interrupt line 11 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: DMA2_CH5: Bit 8: DMA2_CH4: 8 Bit 7: DMA2_CH3: Bit 6: DMA2_CH2: Bit 5: DMA2_CH1: Bit 4: DMA1_CH7: 4 Bit 3: DMA1_CH6: Bit 2: DMA1_CH5: Bit 1: DMA1_CH4: Bit 0: DMAMUX: 0
Bit Szer. Pole Dostęp Opis
0 1 DMAMUX: — DMAMUX 1 1 DMA1_CH4: — DMA1_CH4 2 1 DMA1_CH5: — DMA1_CH5 3 1 DMA1_CH6: — DMA1_CH6 4 1 DMA1_CH7: — DMA1_CH7 5 1 DMA2_CH1: — DMA2_CH1 6 1 DMA2_CH2: — DMA2_CH2 7 1 DMA2_CH3: — DMA2_CH3 8 1 DMA2_CH4: — DMA2_CH4 9 1 DMA2_CH5: — DMA2_CH5
Rejestr: ITLINE12 0x400100B0
ro
interrupt line 12 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: ADC: 0
Bit Szer. Pole Dostęp Opis
0 1 ADC: — ADC
Rejestr: ITLINE13 0x400100B4
ro
interrupt line 13 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: TIM1_BRK: Bit 2: TIM1_UPD: Bit 1: TIM1_TRG: Bit 0: TIM1_CCU: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM1_CCU: — TIM1_CCU 1 1 TIM1_TRG: — TIM1_TRG 2 1 TIM1_UPD: — TIM1_UPD 3 1 TIM1_BRK: — TIM1_BRK
Rejestr: ITLINE14 0x400100B8
ro
interrupt line 14 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: TIM1_CC: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM1_CC: — TIM1_CC
Rejestr: ITLINE16 0x400100C0
ro
interrupt line 16 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: TIM4: Bit 0: TIM3: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM3: — TIM3 1 1 TIM4: — TIM4
Rejestr: ITLINE17 0x400100C4
ro
interrupt line 17 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: TIM6: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM6: — TIM6
Rejestr: ITLINE18 0x400100C8
ro
interrupt line 18 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: TIM7: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM7: — TIM7
Rejestr: ITLINE19 0x400100CC
ro
interrupt line 19 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: TIM14: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM14: — TIM14
Rejestr: ITLINE20 0x400100D0
ro
interrupt line 20 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: TIM15: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM15: — TIM15
Rejestr: ITLINE21 0x400100D4
ro
interrupt line 21 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: TIM16: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM16: — TIM16
Rejestr: ITLINE22 0x400100D8
ro
interrupt line 22 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: TIM17: 0
Bit Szer. Pole Dostęp Opis
0 1 TIM17: — TIM17
Rejestr: ITLINE23 0x400100DC
ro
interrupt line 23 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: I2C1: 0
Bit Szer. Pole Dostęp Opis
0 1 I2C1: — I2C1
Rejestr: ITLINE24 0x400100E0
ro
interrupt line 24 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: I2C3: Bit 0: I2C2: 0
Bit Szer. Pole Dostęp Opis
0 1 I2C2: — I2C2 1 1 I2C3: — I2C3
Rejestr: ITLINE25 0x400100E4
ro
interrupt line 25 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: SPI1: 0
Bit Szer. Pole Dostęp Opis
0 1 SPI1: — SPI1
Rejestr: ITLINE26 0x400100E8
ro
interrupt line 26 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: SPI3: Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: SPI2: 0
Bit Szer. Pole Dostęp Opis
0 1 SPI2: — SPI2 14 1 SPI3: — SPI3
Rejestr: ITLINE27 0x400100EC
ro
interrupt line 27 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: USART1: 0
Bit Szer. Pole Dostęp Opis
0 1 USART1: — USART1
Rejestr: ITLINE28 0x400100F0
ro
interrupt line 28 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: zarezerwowany 4 Bit 3: zarezerwowany Bit 2: zarezerwowany Bit 1: zarezerwowany Bit 0: USART2: 0
Bit Szer. Pole Dostęp Opis
0 1 USART2: — USART2
Rejestr: ITLINE29 0x400100F4
ro
interrupt line 29 status register
Bit 31: zarezerwowany 31 Bit 30: zarezerwowany Bit 29: zarezerwowany Bit 28: zarezerwowany 28 Bit 27: zarezerwowany Bit 26: zarezerwowany Bit 25: zarezerwowany Bit 24: zarezerwowany 24 Bit 23: zarezerwowany Bit 22: zarezerwowany Bit 21: zarezerwowany Bit 20: zarezerwowany 20 Bit 19: zarezerwowany Bit 18: zarezerwowany Bit 17: zarezerwowany Bit 16: zarezerwowany 16 Bit 15: zarezerwowany Bit 14: zarezerwowany Bit 13: zarezerwowany Bit 12: zarezerwowany 12 Bit 11: zarezerwowany Bit 10: zarezerwowany Bit 9: zarezerwowany Bit 8: zarezerwowany 8 Bit 7: zarezerwowany Bit 6: zarezerwowany Bit 5: zarezerwowany Bit 4: USART6: 4 Bit 3: USART5: Bit 2: zarezerwowany Bit 1: USART4: Bit 0: USART3: 0
Bit Szer. Pole Dostęp Opis
0 1 USART3: — USART3 1 1 USART4: — USART4 3 1 USART5: — USART5 4 1 USART6: — USART6